[年报]澜起科技(688008):澜起科技2025年年度报告摘要
原标题:澜起科技:澜起科技2025年年度报告摘要 1. 本年度报告摘要来自年度报告全文，为全面了解本公司的经营成果、财务状况及未来发展规划，投资者应当到http://www.sse.com.cn网站仔细阅读年度报告全文。 2. 重大风险提示 公司已在本报告中描述可能存在的相关风险，敬请查阅本报告“第三节管理层讨论与分析”之“四、风险因素”。 3. 本公司董事会及董事、高级管理人员保证年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。 4. 公司全体董事出席董事会会议。 5. 安永华明会计师事务所（特殊普通合伙）为本公司出具了标准无保留意见的审计报告。 6. 公司上市时未盈利且尚未实现盈利 □是√否 7. 董事会决议通过的本报告期利润分配预案或公积金转增股本预案 公司2025年度利润分配预案为：拟以实施权益分派股权登记日登记的总股本扣除公司回购专用账户上已回购股份后的股份余额为基数，每10股派发现金红利人民币3.90元（含税）。截至2026年2月28日，公司的总股本1,222,200,021股，其中A股回购专用账户的股数为12,533,000股，因此本次拟发放现金红利的股本基数为1,209,667,021股，以此计算合计拟派发现金红利471,770,138.19元（含税）。本次利润分配不送红股，不进行公积金转增股本。如在实施权益分派的股权登记日前公司总股本发生变动的，公司拟维持每股分配比例不变，相应调整分配总额。2025年度利润分配预案尚需提交公司2025年度股东会审议通过。 公司2025年中期利润分配方案为：以实施权益分派股权登记日登记的总股本扣除公司回购专用账户上已回购股份后的股份余额为基数，每10股派发现金红利人民币2.00元（含税）。该分配方案经公司第三届董事会第十次会议审议通过，实际派发现金红利226,856,066.00元（含税）。2025年中期利润分配方案已于2025年10月实施完毕。此外，2025年度公司以现金为对价，通过集中竞价方式回购股份金额为420,723,405.89元（不含佣金、过户费等交易费用）。 综上，本年度公司现金分红（含回购）的合计为1,119,349,610.08元（含税），占2025年度合并报表中归属于上市公司股东净利润的比例为50.07%。 母公司存在未弥补亏损 □适用√不适用 8. 是否存在公司治理特殊安排等重要事项 □适用√不适用 第二节公司基本情况 1. 公司简介 1.1 公司股票简况 √适用□不适用
□适用√不适用 1.3 联系人和联系方式
2.1 主要业务、主要产品或服务情况 澜起科技是一家全球领先的无晶圆厂集成电路设计公司，致力于为云计算及AI基础设施提供? 创新、可靠及高能效的互连解决方案。目前我们拥有两大产品线，互连类芯片和津逮产品。我们的互连类芯片主要包括内存接口芯片、内存模组配套芯片、PCIeRetimer芯片、CXLMXC芯片及? ? 时钟芯片等。津逮产品主要包括津逮CPU及数据保护和可信计算加速芯片等。下图列示我们产? 互连类芯片产品线 一、 内存互连芯片 （1）内存接口芯片（RCD/DB、MRCD/MDB及CKD） 内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接口的核心技术难关，还要跨越服务器生态系统的高准入门槛。 ? RCD/DB芯片 DDR4及DDR5内存接口芯片按功能可分为两类：一是寄存时钟缓冲器（RCD），用来缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。 澜起科技凭借其自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案。随着JEDEC标准和内存技术的发展演变，我们先后推出了DDR2-DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括RDIMM及LRDIMM等，满足高性能服务器对高速、大容量的内存系统的需求。我们的DDR4及DDR5内存接口芯片 广泛应用于国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。图：RCD/DB芯片及含RCD/DB芯片的DDR5LRDIMM内存模组示意图 我们的DDR4内存接口芯片子代产品及其主要应用情况如下：
我们的DDR5内存接口芯片子代产品及其主要应用情况如下：
② DDR5第一子代DB芯片是一款8位双向数据缓冲芯片，该芯片与DDR5RCD芯片一起组成套片，用于DDR5LRDIMM。该芯片符合JEDEC标准，支持DDR5-4800速率，采用1.1V工作电压。在DDR5LRDIMM应用中，一颗DDR5RCD芯片需搭配十颗DDR5DB芯片，即每个子通道配置五颗DB芯片，以支持片上数据校正，并可将数据预取提升至最高16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。 ③2022年5月，公司在业界率先试产DDR5第二子代RCD芯片。DDR5第二子代RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号1：2缓冲，并提供奇偶校验功能。该芯片符合JEDEC标准，支持数据速率为5600MT/s，采用1.1V工作电压，更为节能。 ④2023年10月，公司在业界率先试产DDR5第三子代RCD芯片。DDR5第三子代RCD芯片支持的数据速率高达6400MT/s，较第二子代RCD速率提升14.3%，较第一子代RCD速率提升33.3%。 ⑤2024年1月，公司推出DDR5第四子代RCD芯片。DDR5第四子代RCD芯片支持的数据速率高达7200MT/s，较第三子代RCD速率提升12.5%，较第一子代RCD速率提升50%。 ⑥2024年第四季度，公司推出DDR5第五子代RCD芯片。DDR5第五子代RCD芯片支持的数据速率高达8000MT/s，较第四子代RCD速率提升11.1%，较第一子代RCD速率提升66.7%。 ? MRCD/MDB芯片 MRCD/MDB芯片是服务器高带宽内存模组MRDIMM的核心逻辑器件。随着AI及大数据应 用的发展以及相关技术的演进，服务器CPU的内核数量快速增加，对内存系统带宽的需求也日益 迫切，以满足多核CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而开发的。 作为一种更高带宽的内存模组，第一子代MRDIMM支持8800MT/s速率，第二子代产品支持 12800MT/s速率，每根MRDIMM模组均需要搭配1颗MRCD、10颗MDB、1颗SPD、2颗TS 以及1颗PMIC芯片。 MRDIMM的工作原理如下：MDB芯片用来缓冲来自内存控制器或DRAM内存颗粒的数据 信号，在标准速率下，通过MDB芯片可以同时访问两个DRAM内存阵列（而传统RDIMM只能 访问一个阵列），从而实现双倍带宽。MRCD则用来缓冲来自内存控制器的地址、命令、时钟、 控制信号。MRDIMM的特点和优势包括：①使用常规的DRAM颗粒；②与现有DDR5生态系统 有良好的适配性；③能够大幅提升内存模组的带宽。 我们的DDR5第一子代MRCD/MDB芯片于2024年开始在行业规模试用。我们的第二子代 MRCD/MDB芯片已成功向全球主要内存厂商送样，该芯片最高支持12800MT/s传输速率，旨在 为下一代计算平台提供卓越的内存性能，满足云计算和人工智能等应用场景对内存带宽的迫切需 求。图：MRCD/MDB芯片及含MRCD/MDB芯片的MRDIMM内存模组示意图 我们的DDR5高带宽内存接口芯片（MRCD/MDB）及其主要应用情况如下：
公司DDR5时钟驱动器芯片及其主要应用情况如下：
（2）内存模组配套芯片（SPD、TS、PMIC） 根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。 我们的内存模组配套芯片产品及其主要应用情况如下：
我们与合作伙伴共同研发了DDR5串行检测集线器（SPD），芯片内部集成了8KbitEEPROM、2 IC/I3C总线集线器（Hub）和温度传感器（TS），适用于DDR5系列内存模组（如LRDIMM、RDIMM、MRDIMM、UDIMM、SODIMM、CUDIMM、CSODIMM、CAMM和LPCAMM等），应用范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能： 第一，其内置的SPDEEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据JEDEC的内存规范，每个内存模组都需配置一个SPD器件，并按照JEDEC规范的数据结构编写SPDEEPROM的内容。主板BIOS在开机后会读取SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5SPD数据可2 通过IC/I3C总线访问，并可按存储区块（block）进行写保护，以满足DDR5内存模组的高速率和安全要求。 2 第二，该芯片还可以作为IC/I3C总线集线器，一端连接系统主控设备（如CPU或基板管理 控制器（BMC）），另一端连接内存模组上的本地组件，包括RCD、PMIC和TS，是系统主控 2 设备与内存模组上组件之间的通信中心。在DDR5规范中，一个IC/I3C总线上最多可连接8个 集线器（8个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定 了一个特定的地址代码，支持唯一地址固定寻址。 第三，该芯片还内置了温度传感器（TS），可连续监测SPD所在位置的温度。主控设备可通 2 过IC/I3C总线从SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管 理，提高系统工作的稳定性。 ? 温度传感器（TS） 我们与合作伙伴共同研发了DDR5高精度温度传感器（TS）芯片，该芯片符合JEDEC规范， 2 支持IC和I3C串行总线，适用于DDR5服务器内存模组（如RDIMM、LRDIMM和MRDIMM）。 2 TS作为SPD芯片的从设备，可以工作在时钟频率分别高达1MHzIC和12.5MHzI3C总线上； CPU可经由SPD芯片与之进行通讯，从而实现对内存模组的温度管理。TS是DDR5服务器内存 模组上重要组件，通常一条内存模组配置2颗TS。 ? 电源管理芯片（PMIC） 我们的DDR5电源管理芯片（PMIC）符合JEDEC规范，其作用主要是为内存模组上的其他 芯片（如DRAM、RCD、DB、SPD和TS等）提供电源支持，CPU可经由SPD芯片与之进行通 讯，从而实现电源管理。 我们的DDR5SPD、TS、PMIC芯片在内存模组中的位置示意图如下：2．PCIe/CXL互连芯片 （1）PCIeRetimer芯片 PCIeRetimer芯片是适用于PCIe高速数据传输协议的超高速时序整合芯片。近年来，随着PCIe 协议从3.0（8GT/s）发展至4.0（16GT/s）、5.0（32GT/s），并逐步迈向6.0（64GT/s）和7.0 （128GT/s），数据传输速率的不断翻倍带来了显著的信号衰减和参考时钟时序重整问题，这些 问题极大地限制了PCIe协议在下一代计算平台的应用范围，促使行业加大对高速电路与系统互连 设计的优化需求，同时也推动了在超高速传输环境下保持信号完整性的研发工作。 为了补偿高速信号的损耗、提升信号质量，超高速时序整合芯片（Retimer）应用而生。目前， PCIeRetimer芯片已成为高速电路中不可或缺的重要器件，尤其在数据中心的数据高速、远距离 传输场景中，可有效解决信号时序不齐、损耗严重、完整性差等问题。 PCIeRetimer芯片采用先进的信号调理技术，能够补偿信道损耗并消除各种抖动源的影响， 从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用 场景提供可扩展的高性能PCIe互连解决方案。我们量产的PCIeRetimer产品组合包括PCIe4.0 Retimer及PCIe5.0/CXL2.0Retimer。其中，PCIe4.0Retimer芯片符合PCIe4.0基本规范，支持 16GT/s的传输速率，可补偿高达28dB的信道损耗；PCIe5.0/CXL2.0Retimer符合PCIe5.0和 CXL2.0基本规范，支持32GT/s的传输速率，可补偿高达36dB的信道损耗，支持业界主流封装， 其功耗、传输延时等关键性能指标达到国际先进水平，并已与CPU、PCIe交换芯片、固态硬盘、 GPU及网卡等进行了广泛的互操作测试。报告期内，我们推出了PCIe6.x/CXL3.xRetimer芯片， 支持64GT/s的传输速率，采用PAM4SerDes技术，支持高达43dB的链路预算，可用于通用及 AI服务器、有源线缆（AEC）和存储系统等典型应用场景。 我们的PCIeRetimer芯片及其对应板卡的示意图如下：PCIeRetimer芯片的典型应用场景图示如下：我们的PCIeRetimer芯片及其主要应用情况如下：
（2）CXLMXC芯片 MXC芯片是一款CXL内存扩展控制器芯片，属于CXL协议所定义的第三种设备类型。该芯片可为CPU及基于CXL协议的设备提供高带宽、低延迟的高速互连解决方案，实现CPU与各CXL设备间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有成本（TCO）。 MXC芯片主要应用于内存扩展及内存池化领域，为内存AIC扩展卡、背板及EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足云计算、人工智能等数据密集型应用日益增长的需求，典型应用场景如下： MXC芯片目前的产品应用形态主要有两种：EDSFF模组、AIC（AddInCard）连接标准DDR5/4 内存模组。产品应用形态一：EDSFF模组AIC AddInCard DDR5/4 产品应用形态二： （ ）连接标准 内存模组 2022年5月，我们发布了全球首款CXLMXC芯片，并支持三星电子、SK海力士等内存厂商推出相关CXL内存产品，加速下一代存储器解决方案的商用化进程。目前，我们的MXC芯片已顺利通过CXL联盟的数十项严苛测试，列入CXL1.1和CXL2.0的合规供应商清单，保持在该? 领域的领先地位。报告期内，我们推出了CXL3.1MXC芯片，采用自研的PCIe 6.2物理层接口，我们与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴共同合作，以推动CXL技术获得更广泛的应用。 人工智能、云计算的快速发展，对突破内存瓶颈提出了迫切需求，推动业界加快部署内存扩展、内存池化等CXL技术的典型应用。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与CPU的高效协作，可显著提升AI训练和推理效率，并提供低延迟、高带宽的数据传输；同时，CXL技术支持内存扩展和内存共享，为AI应用提供更大容量、更灵活调配的内存资源。 因此，CXL内存将成为人工智能时代最具前景的内存解决方案之一。 3．时钟芯片 时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。时钟芯片为不同的芯片和功能模块提供统一的时序基准，确保系统各部件的协调、稳定运行。对于数据处理速率与准确度需求较高的应用场景，时钟系统通常以独立芯片或模块的形式存在。时钟芯片主要包括时钟发生器芯片、时钟缓冲芯片、去抖时钟芯片、振荡器及实时时钟芯片（RTC）等。 我们推出了时钟发生器芯片、时钟缓冲芯片和展频振荡器（即支持展频功能的差分振荡器）。 其中时钟发生器产品支持最高4路独立差分输出，提供高精度时钟源；时钟缓冲器具备4至10路可扩展输出，实现信号无损分配；展频振荡器在提供高精度时钟源的同时，可通过展频功能有效抑制电磁干扰（EMI），提升系统稳定性。我们的时钟芯片采用先进的数模混合架构，实现业界领先的超低输出相位噪声，每个输出通道均支持独立配置I/O类型、驱动能力、电压值、输出频率及展频参数，可精准匹配不同接收端的需求，显著提升信号完整性，同时降低系统功耗与设计复杂度。 随着AI算力的迅猛增长、5G通信的持续升级及工业自动化的不断深化，市场对时钟信号的精度与稳定性要求日益严格。我们的时钟芯片产品凭借高可靠性、低抖动和广泛适配能力，已成功通过多家头部客户的测试验证，未来将广泛应用于AI服务器与数据中心、通信基础设施、工业控制设备、消费电子及汽车电子等领域。 图：澜起科技时钟芯片示意图 ? ? 津逮产品线 ? ? 我们的津逮产品线主要包括津逮CPU及数据保护和可信计算加速芯片等。该产品线具备芯片级实时安全监控功能，可在信息安全领域发挥重要作用，为云计算数据中心提供更为安全、可靠的运算平台。此外，该产品线还融合了先进的异构计算与互联技术，可为大数据及云计算时代的各种应用提供强大的综合数据处理及计算力支撑。 ? 1．津逮CPU ? ? 津逮CPU是一系列具有预检测、动态安全监控功能的x86架构处理器，适用于津逮或其他? 通用的服务器平台。我们先后推出了第一代至第六代津逮CPU，以更好满足用户对安全可靠算力日益提升的需求。 ? ? 2019年5月，公司发布第一代津逮CPU；2020年8月，公司发布第二代津逮CPU；2021? ? 年4月，公司发布第三代津逮CPU。2022年10月，公司第三代津逮CPU系列产品通过了VMware公司的产品兼容性认证，达到VMwareESXi7.0U3虚拟化平台的通用兼容性及性能、可靠性要求，? 满足用户的关键应用需求。2023年1月12日，公司发布第四代津逮CPU。2023年12月18日，? ? 公司发布第五代津逮CPU。2024年6月，公司发布全新第六代津逮能效核CPU。 ? 2025年8月，我们发布了第六代津逮性能核CPU，单颗CPU最高支持86个高性能核心和172个线程，最大三级缓存容量达336MB，内存子系统采用8通道DDR5架构，最高支持6400MT/s的RDIMM或8000MT/s的MRDIMM，显著提升内存带宽与扩展能力，在I/O方面，提供88条? ? PCIe 5.0通道，并兼容CXL 2.0协议，为GPU、FPGA等加速器提供卓越的连接带宽。 ? 图：第六代津逮能效核CPU 2．数据保护和可信计算加速芯片 ? 我们的数据保护和可信计算加速芯片采用公司自主创新的Mont-TSSE可信安全系统扩展架构和技术，将硬件级数据加解密和平台可信度量两大核心功能融合于单一芯片之上。芯片内部集成了高速加解密、安全SoC和硬件信任根（HRoT）三个子系统。 该芯片硬件支持SM2/3/4、SHA-256/384/512、AES、RSA、ECC等商密算法和国际主流加解密算法加速，可广泛应用于对数据保密性、完整性要求极高的场景，如AI训练和推理、分布式数据存储、零信任架构等。芯片内置多个真随机数发生器(TRNG)，搭配PCIe5.0×8高速接口，可提供高达160Gbps的吞吐量，多颗芯片集成可实现加密处理能力倍增，从而为数据中心提供高性能加解密算力支持，助力商密算法在数据中心落地应用。 该芯片广泛兼容多项可信计算标准，具备出色的泛在可信优势。芯片符合TPM、TCM和TPCM等可信计算标准，遵从商密GM/T0008-2012、GM/T0012-2020、GM/T0028-2014等多项设计、测试、接口标准，并兼顾FIPS-140设计要求和NISTSP800-193固件安全标准，支持MCTP/SPDM等协议。芯片可作为硬件信任根(HRoT)使用，满足可信平台3.0规范的需求，保障服务器、台式机、嵌入式终端、加速卡（AI卡）等各类设备启动运行期间的平台安全。 该芯片可用于解决数据中心等高并发数据加解密运算的需求，同时因为其具有低功耗特点，也适用于端侧、边缘侧、嵌入式系统中对数据和平台安全有需求的场景。 图：澜起科技数据保护和可信计算加速芯片 ? ? 津逮产品主要针对中国本土市场，截至目前，已有多家服务器厂商采用津逮产品，开发出 了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技 企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的 数据、信息安全保驾护航。 2.2 主要经营模式 我们是一家集成电路设计企业，自成立以来公司经营模式均为行业里的Fabless模式，该模式 下，我们专注于从事产业链中的集成电路设计和营销环节，其余环节委托给晶圆制造企业、封装 和测试企业代工完成，由公司取得测试后芯片成品销售给客户。 在Fabless模式下，产品设计与研发环节属于我们经营的核心，由多个部门参与执行。芯片的 生产制造、封装测试则通过委外方式完成，因此公司需要向晶圆制造厂采购晶圆，向封装测试厂 采购封装、测试服务。我们产品的业务流程示意图如下：上述流程图中项目提案、市场要求定义、启动会议、初始技术规范、架构设计、模块设计、全芯片设计评审、终版技术规范审议、流片评审、样片验证、可靠性评估、产品特性验证、系统确认、产品提交量产、销售等环节主要由公司完成，其余环节主要由委外厂商完成。 2.3 所处行业情况 (1).行业的发展阶段、基本特点、主要技术门槛 我们是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，云计算、AI计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。 我们的内存接口及模组配套芯片、PCIeRetimer芯片、MXC芯片、CKD芯片等属于高速互连芯片领域。高速互连芯片是支撑数据中心、服务器及计算机实现高速数据交互的必备芯片，主要解决智能算力系统持续升级背景下各类数据传输的瓶颈。高速互连芯片适配多种标准化通信协议，通过信号处理、架构优化等方式，保障数据在各系统间高效、可靠传输。 按技术类别区分，高速互连芯片主要分为三大类：内存互连芯片、PCIe/CXL互连芯片和以太网及光互连芯片等。其中，内存互连芯片包括内存接口及模组配套芯片，主要用于提升内存数据访问的速度及可靠性；PCIe/CXL互连芯片包括PCIeRetimer、PCIeSwitch、CXLMXC、CXLSwitch等芯片，主要用于数据中心和服务器单机多卡连接、内存池化、内存扩展等；以太网及光互连芯片包括EthernetRetimer/Switch、oDSP、NIC、硅光芯片等，主要用于数据中心集群组网等长距离、高带宽的互连方案。 （1）全球服务器及PC市场行业情况 高速互连芯片以服务器领域为主要应用场景，在PC领域亦有部份应用。 AI服务器对高速互连的需求与日俱增，成为驱动高速互连芯片市场扩容的关键动力。根据行业相关数据，全球AI服务器出货量从2020年的50万台激增至2024年的200万台，年均复合增长率为45.2%；展望未来，其出货量将进一步从2025年的250万台增长至2030年的650万台，年均复合增长率为21.2%。AI服务器需求的增长主要由大模型训练、推理等需求驱动，多芯片集群架构需高带宽、低延时互连支撑海量数据交互，直接拉动PCIe/CXL互连芯片、以太网及光互+高速协议”架构升级，支持PCIe6.0、CXL3.0等新一代标准的高速互连芯片需求将持续攀升。通 用服务器市场需求较为平稳，但同时也需要高速互连芯片来提升数据访问稳定性，其增速虽不及 AI服务器，仍是相关市场的重要支撑。图：全球服务器出货量，按服务器类型（AI、通用）拆分 1 资料来源：弗若斯特沙利文 全球PC出货量总体呈平稳增长趋势，2024年出货量为2.59亿台，未来预计出货量将从2025年的2.63亿台增长至2030年的2.98亿台，年均复合增长率2.5%。 （2）内存模组行业情况 内存模组是计算机架构的核心组成部分之一，主要作为CPU与硬盘的数据中转站，用于临时存储数据，其存储和读取速度远高于硬盘。根据应用领域不同，内存模组可分为以下几类：①服务器内存模组，目前主要包括RDIMM和LRDIMM等类型，随着服务器数据存储和处理负载的1 本年度报告引用了来自弗若斯特沙利文的多项行业数据，均来自于弗若斯特沙利文为公司发行H股股票并在香港联交所上市的招股章程编制的独立市场研究报告，相关详情请参阅公司于香港联交所网站披露的招股章程（链接：https://www1.hkexnews.hk/listedco/listconews/sehk/2026/0130/2026013000007.pdf）。相关数据仅作为行业背景 参考，既不代表公司的业务预测，也不构成对业绩达成或投资回报的任何明示或暗示保证，请投资者注意识别相不断增加，对服务器内存模组的稳定性、纠错能力以及低功耗的要求也日益提高；②普通台式机、笔记本内存模组，主要类型为UDIMM、SODIMM等。全球DRAM市场中，90%左右的市场份额由三星电子、海力士及美光科技占据，这三家公司也是公司内存接口芯片及内存模组配套芯片的主要下游客户。 内存模组的发展遵循清晰的技术升级路径，相关标准由JEDEC组织定义，涵盖内存模组的组成构件、性能指标和具体参数等。近年来，服务器内存模组行业正经历从DDR4世代向DDR5世代的切换，目前DDR5第一、第二、第三子代内存产品已实现量产，JEDEC已完成DDR5第四、第五子代标准制定，并正在推进第六子代产品标准的制定。为满足传输速率提升及新的产业需求，JEDEC还陆续定义了多种新型内存模组架构，例如用于服务器的MRDIMM，以及用于台式机/笔记本电脑的CUDIMM、CSODIMM、CAMM、LPCAMM等。目前，JEDEC正在开展对DDR6相关标准的讨论。 内存模组与CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分。随着支持更高速率DDR5的CPU的持续迭代，DDR5内存模组的渗透率将提升，同时其子代的更新迭代也将持续推进。 根据弗若斯特沙利文的数据，2020年至2024年，服务器内存模组出货量从1.58亿根增长至1.7亿根；到2030年预计将攀升至3.07亿根，2025年至2030年间的年均复合增长率约为10.8%，呈现良好增长态势。从市场结构上看，服务器内存模组正加速向DDR5世代迈进：DDR5从2021年开始在下游应用，到2024年渗透率已超过50%，预计在2025年将超过85%。同时，DDR6内存模组有望在2029年前后实现商业化应用，为市场注入新的增长动力。 驱动服务器内存模组需求量增长的核心因素，在于全球服务器出货量的增长，以及单台服务器内存模组配置数量的增加。AI服务器的崛起，进一步推动了市场需求。由于AI服务器对内存容量的需求显著增加，须配置更多的内存模组，通常一台典型AI服务器配置的内存模组数量是通用服务器的2倍左右，因此，随着AI技术在各行业的广泛应用，AI服务器渗透率持续提升，将直接推动服务器内存模组整体需求增速高于服务器增速，进而为内存互连芯片市场带来广阔的发展空间。 图：全球服务器内存模组出货量 资料来源：弗若斯特沙利文 （3）内存互连芯片行业情况 内存互连芯片包括内存接口芯片、内存模组配套芯片等。内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。 内存接口芯片的发展演变情况如下：
在DDR5世代，根据JEDEC定义，服务器内存模组除了需要内存接口芯片之外，还需要配置三种配套芯片：一颗SPD芯片、一颗PMIC芯片和两颗TS芯片；普通台式机和笔记本电脑的内存模组（UDIMM、SODIMM）则需要配置两种配套芯片：一颗SPD芯片和一颗PMIC芯片。 随着技术的发展，内存互连领域衍生出新的接口芯片种类，包括用于服务器新型高带宽内存模组MRDIMM的MRCD/MDB芯片，以及用于PC端内存模组的CKD芯片： 在服务器端，随着人工智能和大数据分析等应用快速发展，处理器内核数量日益增多，对内存带宽的需求急剧增长，JEDEC制定了新型高带宽内存模组多路复用双列直插内存模组MRDIMM（MultiplexedRankDIMM）的相关技术标准。根据JEDEC公布的信息，DDR5MRDIMM通过创新设计提高了数据传输速率和整体系统性能。多路复用允许将多个数据信号组合并通过单个通道传输，从而在不增加额外物理连接的情况下提升带宽，实现无缝带宽升级，使数据速率超过同期的DDR5RDIMM。其特性包括：①平台与RDIMM兼容，提供灵活的用户带宽配置；②采用标准的DDR5DIMM组件(包括DRAM、外形尺寸、引脚分布、SPD、PMIC和TS)，便于推广；③利用RCD/DB逻辑处理能力实现高效的I/O扩展；④借助现有的LRDIMM生态系统进行设计和测试。MRDIMM未来将持续迭代升级，第一子代MRDIMM支持8800MT/s速率，第二子代MRDIMM支持12800MT/s速率，正在定义的第三子代MRDIMM支持的速率预计实现16000MT/s。MRDIMM需要搭配1颗MRCD和10颗MDB芯片，其设计复杂度和速率要求高于普通的RCD和DB芯片。 在PC端，随着DDR5传输速率持续提升，到DDR5中期，原本无需信号缓冲的UDIMM、 SODIMM（主要用于台式机和笔记本电脑），将需要配备一颗CKD芯片，对内存模组的时钟信 号进行缓冲和重新驱动，从而提高时钟信号的完整性和可靠性。JEDEC已制定了CUDIMM和 CSODIMM内存模组相关标准，包括CKD芯片标准，将应用于支持6400MT/s及以上内存速率的 台式机和笔记本电脑。图：内存互连芯片在不同类型的内存模组中的应用及配比数量 附注：(1)UDIMM(UnbufferedDualIn-lineMemoryModule):无缓冲双列直插内存模块；(2)CUDIMM(ClockedUnbuffered DualIn-lineMemoryModule):时钟无缓冲双列直插内存模块；(3)SODIMM(SmallOutlineDualIn-lineMemoryModule):小型双列直 插内存模块；(4)CSODIMM(Clocked Small Outline Dual In-line Memory Module):时钟小型双列直插内存模块；(5)CAMM(CompressionAttachedMemoryModule):压缩附加内存模块；(6)LPCAMM(LowPowerCompressionAttachedMemory Module):低功耗压缩附加内存模块。 根据弗若斯特沙利文的数据，内存互连芯片市场规模从2020年的7.68亿美元增长至2024年的11.68亿美元，预计未来将进一步从2025年的15.79亿美元增长至2030年的50.05亿美元，期间年均复合增长率高达25.9%。2024年，中国占全球市场20%的份额，预计到2030年将占约30%。 图：全球内存互连芯片市场规模 资料来源：弗若斯特沙利文 （4）PCIe互连行业情况 PCIe协议是一种高速串行计算机扩展总线标准，自2003年诞生以来，其互连技术在近几年发展迅猛，传输速率基本每3-4年翻倍增长，并保持良好的向后兼容特性。从PCIe4.0到PCIe5.0，传输速率已从16GT/s提升至32GT/s；到PCIe6.0和PCIe7.0，传输速率将进一步提升至64GT/s和128GT/s。凭借强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商深度合作，PCIe已成为主流互连接口，全面覆盖了PC机、服务器、存储系统等各种计算平台，广泛服务于云计算、企业级计算、人工智能和物联网等应用场景。 1 PCIeRetimer芯片 PCIeRetimer芯片是在PCIe协议升级迭代背景下应运而生的，它主要解决数据中心和服务器在通过PCIe协议进行高速、远距离传输时，面临的信号时序不齐、损耗大、完整性差等问题。 随着应用的快速发展，PCIe协议持续迭代更新，传输速率不断翻倍，但服务器的物理尺寸受限于工业标准，变化不大。这导致整个链路的插损预算从PCIe3.0时代的22dB增加到PCIe4.0时代的28dB，并进一步增长到PCIe5.0时代的36dB。业界亟待解决PCIe信号链路的插损问题，以提高信号传输距离。 一种解决方案是选用低损PCB，但其成本高昂且难以有效覆盖多连接器应用场景；另一种解决方案是引入链路扩展器件，如PCIeRetimer芯片，通过采用模拟信号和数字信号调理技术及重定时技术，Retimer芯片能够补偿信道损耗并消除抖动影响，从而提升PCIe信号的完整性，增加高速信号的有效传输距离。相较于其他技术解决方案，Retimer芯片在性能、标准化和生态系统支持等方面具有明显优势，可用于CPU与高速外设（如GPU、AI芯片、SSD卡及网卡等）的互连，适应多连接器应用场景，未来还可以根据系统配置灵活切换至PCIe或CXL模式，更受用户青睐。 因此，随着传输速率从PCIe4.0的16GT/s翻倍至PCIe5.0的32GT/s，Retimer芯片的技术优势愈发显著。根据行业发展趋势，到PCIe5.0时代，PCIeRetimer芯片已成为行业主流解决方案。 近两年，随着AI服务器需求快速增长，PCIeRetimer芯片已成为AI服务器中的关键部件，其市场规模也随之迅速扩大。 2 PCIeSwitch芯片 PCIeSwitch芯片是一种用于扩展和连接多个PCIe设备的关键组件，可以将有限的PCIe通道分配给更多设备，同时优化带宽分配。 PCIeSwitch芯片是用于实现高速、低延迟的设备互连的关键组件，其主要功能为：a.扩展接口：可增加PCIExpress接口数量，让更多设备通过PCIe总线高速通信。如服务器中，当CPU的PCIe通道不足时，PCIeSwitch芯片可连接多个设备，例如SSD、网卡、GPU等；b.数据转发：在点到点（P2P）工作模式下，为连接的多个设备进行数据转发，将多个PCIe通道连接到芯片上，实现设备高速连接；c.实现分区功能：相当于以太网Switch里的虚拟局域网（Vlan），可将多台机器连接到同一片PCIeSwitch，并进行分区配置，把某些端点设备分配给特定服务器，实现统一管理和灵活分配，避免多个操作系统枚举同一堆PCIe总线内的角色时出现访问地址冲突；d.支持NTB（Non-TransparentBridge）技术：通过地址翻译实现不同分区或系统中的设备通信。例如传统存储系统中的多个控制器，可利用NTB技术通过PCIe链路直接通信，实现数据和控制信息的同步。 PCIeSwitch芯片可以突破主机有限PCIe接口的制约，实现更多设备的高密度PCIe互连，显著提升系统扩展性和资源利用率，在数据中心、云计算、存储系统、网络设备中有广泛的应用，尤其适用于对带宽和延迟敏感的场景。比如在数据中心和云计算中，PCIeSwitch芯片可以连接多块GPU/AI加速卡进行并行计算，也可以构建GPU/AI加速卡集群进行超大规模计算；在存储系统中，PCIeSwitch芯片可以连接大量NVMeSSD，构建高速存储池；在网络设备中，PCIeSwitch芯片可以连接多块100G/400G网卡，管理高速端口的数据转发。 AI服务器的快速增长显著拉动了PCIeRetimer芯片和PCIeSwitch芯片的需求。以配置8块 GPU的典型AI服务器为例，通常需配备2至4个PCIeSwitch实现拓扑扩展，同时需要8至16 个Retimer，以延长CPU与外设间的有效传输距离。目前，根据部分国内8卡GPU服务器的方案， 需要24个Retimer芯片。因此，PCIe互连芯片已成为AI服务器中不可或缺的核心器件，其需求 量与AI服务器出货量呈正相关。 根据弗若斯特沙利文的数据，PCIe互连芯片市场规模从2022年的4.69亿美元快速增长至2024 年的22.89亿美元。行业预测显示，未来该市场将持续高速增长，预计2030年市场规模将达到77.61 亿美元，2025至2030年间的年复合增长率高达20.1%。2024年，中国占全球市场25%以上的份 额，预计到2030年将占30%以上。图：全球PCIe互连芯片市场规模 资料来源：弗若斯特沙利文 （5）CXL互连行业情况 作为一种新兴的高速互连技术，CXL自推出以来就备受业界关注。随着人工智能、云计算等领域的高速发展，内存扩展、内存池化等CXL技术的典型应用正在受到越来越多厂商的积极部署，以打破内存瓶颈。 近年来，CXL技术在数据中心和人工智能领域展现出巨大的应用潜力。在数据中心领域，CXL技术通过高带宽、低延迟的特性，将不同的计算和存储资源进行互连，形成庞大的资源池，可以显著提升数据处理和分析效率，满足现代数据中心对大规模数据处理和分析的需求。在人工智能领域，CXL技术通过支持GPU和FPGA等加速器与主处理器的高效协作，可显著提升AI模型训练和推理的速度，实现低延迟、高速的数据传输，从而大幅提高计算效率；同时CXL技术支持内存扩展和内存共享，为AI应用提供更大的内存空间和更灵活的资源分配方式。根据相关服务器厂 商测评，CXL内存池化方案在AI推理、向量数据库和内存数据库三个最重要的大内存应用场景 中，均有卓越性能表现；CXL内存池化方案为运行更大参数AI模型提供了更高容量和性能的内 存支持。 CXL协会2024年发布了CXL3.2标准，2025年又继续推出了CXL4.0标准，CXL技术的相 关生态也在不断完善：（I）从主流CPU厂商来看，英特尔发布了两款支持CXL2.0协议的CPU （GraniteRapids和SierraForest），AMD发布了支持CXL2.0协议的第五代EPYC处理器，上述 CPU平台能支持更多的CXL设备类型，提供更好的安全性和可靠性，适配更多的应用场景；2025 年主流CPU厂商也继续推进CXL3.0新平台的内部验证，未来几年数据中心支持CXL技术的服 务器平台比例将进一步提升。（II）从内存模组厂商来看，SK海力士和三星电子正在积极研发并 量产CXL兼容的内存模块，如三星电子展示了CMM-D2.0模组，并于联想一起完成了128GB CMM-DCXL内存模块的验证，而且计划在2026年推出CMM-D3.0模组。（III）从服务器平台 来看，CXLSwitch也开始应用于服务器平台，支持CXL协议的数据传输，可以实现多个节点间 的内存和其他设备资源的共享。未来，越来越多的服务器CPU和GPU都将支持CXL接口，这一 趋势将显著推动CXL市场的发展，尤其是在数据中心、人工智能和云计算等领域的广泛应用。 根据弗若斯特沙利文的数据，2024年CXL互连芯片市场尚处于商业化初期，市场规模约为 430万美元，行业预测未来几年该市场将迎来爆发式增长，预计至2030年市场规模将达到17.03 亿美元，2025至2030年期间的年均复合增长率高达170.2%。2024年，中国占全球市场25%以上 的份额，预计到2030年将占30%以上。图：全球CXL互连芯片市场规模 资料来源：弗若斯特沙利文 （6）时钟芯片行业情况 时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。 目前，时钟芯片主要包括时钟发生器、去抖时钟芯片、时钟缓冲芯片和展频振荡器等产品子类。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片；展频振荡器是基于扩展频谱技术的晶体振荡器，通过调制原始时钟信号的频率分布，将能量分散到更宽的频带内，从而降低电磁干扰（EMI）峰值并提升系统稳定性。 从市场规模来看，时钟芯片是一个相对成熟、空间较大的市场。根据弗若斯特沙利文的数据，全球时钟芯片市场已进入稳定增长阶段，市场规模从2020年的17亿美元增长至2024年的22亿美元，期间年均复合增长率为5.7%。展望未来，随着AI服务器、高速通信、智能驾驶与工业边缘计算等对高精度时钟的需求持续增长，时钟芯片在系统架构中的价值量将稳步提升。预计至2030年，全球时钟芯片市场规模预计将扩大至30亿美元，2025至2030年间年均复合增长率为5.3%。根据MarketDataForecast的数据，2022年全球时钟芯片的市场规模合计为20.3亿美元，预计到2027年可达到30.2亿美元。 目前，高性能时钟芯片国产化程度较低，主要市场份额被少数几家海外厂商占据，国产替代空间广阔。比如单台服务器内一般需要10颗左右的时钟芯片，平均每台中高端仪器仪表使用约4颗时钟芯片。 AI已成为服务器技术升级的核心驱动力：一方面，推动互连标准向PCIe5.0及112G切换；另一方面，AEC/AOC等技术的应用也对时钟芯片性能提出了新要求。这两大趋势，共同构成了对高性能时钟芯片的强劲需求。 (2).公司所处的行业地位分析及其变化情况 （1）内存互连芯片 内存接口芯片和内存模组配套芯片是JEDEC固态技术协会定义的行业标准产品。我们在该领域深耕二十年，拥有自主知识产权的高速、低功耗技术，可为新一代服务器平台提供符合JEDEC标准的高性能内存接口解决方案，是全球可提供从DDR2到DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，产品获得市场和用户的广泛认可。 在产品标准制定方面，我们是全球微电子行业标准制定机构JEDEC固态技术协会的董事会成员之一，在JEDEC下属的若干个委员会及分会中安排员工担任主席或副主席职位，深度参与JEDEC相关产品的标准制定，在该领域拥有重要话语权。我们牵头制定DDR5RCD、MDB及CKD芯片的国际标准，并积极参与DDR5内存模组配套芯片的标准制定。 在技术实力方面，我们处于国际领先水平。我们发明的DDR4全缓冲“1+9”架构被JEDEC国际标准采纳，并在DDR5世代演化为“1+10”框架，继续作为LRDIMM的国际标准，同时衍生出MRDIMM国际标准。在DDR5世代，我们进一步巩固了技术领先优势。2025年1月，我们推出DDR5第二子代MRCD/MDB芯片，支持速率为12800MT/s；2025年10月，我们的DDR5第四子代RCD芯片成功量产，支持速率为7200MT/s；2025年11月，我们推出新一代用于客户端的DDR5CKD芯片，支持速率为9200MT/s。 在市场份额方面，我们在DDR4世代逐步确立了行业领先地位，是全球可提供DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在DDR5世代，我们牵头制定相关产品国际标准，并提供完整的内存接口及模组配套芯片解决方案，继续保持行业领先地位。根据弗若斯特沙利文的数据，2024年内存互连市场整体呈现高度集中的市场格局，前三家企业合计占据93.4%的市场份额：其中，我们以36.8%的市场份额，排名全球第一。 （2）PCIeRetimer芯片 PCIeRetimer芯片是适用于PCIe协议的超高速时序整合芯片，其技术实现和协议交互均需符合PCI-SIG联盟制定的标准体系。 在PCIe4.0时代，我们是全球量产PCIe4.0Retimer芯片的三家厂商之一；进入PCIe5.0时代，我们成为全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。2025年1月，我们推出了PCIe6.x/CXL3.xRetimer芯片并向客户送样，并于2026年1月发布PCIe6.x/CXL3.xAEC解决方作为全球领先的PCIeRetimer芯片供应商之一，我们自研的PCIeSerDesIP已成功应用于PCIe5.0/CXL2.0Retimer和PCIe6.x/CXL3.xRetimer芯片中。自研IP带来了良好的整合性，使公司的产品在信道适应能力、传输时延等关键性能指标上处于行业领先水平，此外，我们的PCIeRetimer芯片还提供全方位的遥测功能，能够实现更全面的链路监控和故障诊断，为高可靠性的AI集群应用提供了坚实保障。 基于领先的技术实力及优异的产品性能，我们的PCIeRetimer芯片从2024年开始出货快速增长，呈现良好成长态势。根据弗若斯特沙利文的数据，2024年全球PCIeRetimer芯片市场呈现出极高的市场集中度，前两家企业合计占据96.9%的市场份额：其中，我们作为市场的新进入者，以10.9%的市场份额，排名全球第二。 （3）CXLMXC芯片 CXLMXC芯片是遵循CXL行业标准规范的产品，其设计、功能及互操作性均需通过CXL联盟的严格认证，属于CXL协议所定义的第三种设备类型，主要用于内存扩展和内存池化。 2022年5月，我们全球首发MXC芯片，并与多家全球顶级云计算厂商及内存龙头企业开展合作；同年，全球领先内存厂商三星电子及SK海力士先后推出其最新的CXL内存产品，均采用了我们的MXC芯片。2023年8月，我们的MXC芯片顺利通过了CXL联盟的数十项严苛测试，成为全球首家通过CXL1.1测试的内存扩展控制器产品，与国际知名CPU和存储器厂商的产品在CXL官网并列展示，彰显了我们的技术实力。2025年1月，我们的MXC芯片入选CXL联盟公布的首批CXL2.0合规供应商清单，同期入选还包括三星电子和SK海力士，其受测产品均采用? 了我们的MXC芯片。2025年9月，我们推出基于CXL 3.1标准的MXC芯片，并已开始向主要客户送样测试。 我们将继续深化与CPU/GPU厂商、DRAM内存厂商、云服务提供商（CSP）、服务器OEM/ODM厂商等生态伙伴的交流与合作，紧跟技术前沿，不断推进产品更新迭代，致力于推动CXL生态的成熟完善和CXL技术的广泛应用，并保持公司在的行业领先地位。 (3).报告期内新技术、新产业、新业态、新模式的发展情况和未来发展趋势（1）报告期内与公司及行业相关的新政策 2025年8月，国务院发布《关于深入实施“人工智能+”行动的意见》，以科技、产业、消费、民生、治理、全球合作等领域为重点，深入实施“人工智能+”行动，涌现一批新基础设施、新技术体系、新产业生态、新就业岗位等，加快培育发展新质生产力。 2025年9月，工业和信息化部、市场监督管理总局发布《电子信息制造业2025—2026年稳增长行动方案》，方案明确，电子信息制造业2025至2026年主要预期目标包括，规模以上计算机、通信和其他电子设备制造业增加值平均增速在7%左右，到2026年，预期实现营收规模和出口比例在41个工业大类中保持首位，5个省份的电子信息制造业营收过万亿，服务器产业规模超过4000亿元。 （2）报告期内行业的新技术及未来发展趋势 ? 内存互连技术 内存互连技术主要跟随主流CPU及内存模组生态系统的发展而演进。报告期内，DDR5内存模组已取代DDR4成为市场主流产品，其内部子代持续迭代升级，同时，行业正在开展对DDR6内存互连技术相关标准的讨论和制定。 1 服务器内存互连技术 服务器内存互连技术的演进路径及发展趋势如下： 在传统内存模组RDIMM方面，内存互连技术遵循JEDEC标准持续演进，各子代产品支持的数据速率在持续提升。例如，DDR5第一子代内存接口芯片支持速率为4800MT/s，到了DDR5第五子代产品，支持速率提升至8000MT/s，而DDR5第六子代产品将达到9200MT/s的速率。 在新型高带宽内存模组MRDIMM方面，基于CPU多核化的技术演进，以及AI和高性能计算应用对内存带宽日益增长的迫切需求，高带宽内存互连技术也在迭代升级，新一子代产品支持的数据速率提升显著。其中，第一子代MRDIMM最高支持8800MT/s速率，第二子代产品最高支持12800MT/s速率，预计第三子代产品支持速率将达到16000MT/s。MRDIMM采用LRDIMM“1+10”的基础架构，需要搭配1颗MRCD芯片和10颗MDB芯片，这些新型高带宽内存接口芯片与CPU的数据连接仍为单组内存信号，但是通过采用双倍数据传输速率和时分数据复用技术，能够将两个标准速率的内存数据通道合并后进行倍频传输，其与DRAM的数据连接则扩展为两组独立内存信号，可以在标准速率下对MRDIMM上面两个内存阵列同时操作，实现双倍速率读写。因此，与普通的RCD/DB芯片相比，MRCD/MDB芯片设计难度更高，构造也更为复杂。随着MRDIMM技术逐步成熟以及相关生态日益完善，未来将有更多的服务器CPU支持第二子代MRDIMM，其将为下游应用提供更具性价比的高带宽内存解决方案。 2 客户端内存互连技术 在DDR4世代及DDR5初期，内存接口芯片只用于服务器内存模组，其核心功能是缓冲来自内存控制器的地址、命令及控制信号，从而提升内存数据访问的速度及稳定性，以满足服务器CPU对内存模组日益增长的高性能及大容量需求。由于台式机和笔记本电脑CPU及内存模组之间数据传输量相对较小，因此在这类设备中尚未需要对信号进行缓冲。 然而，随着DDR5传输速率持续提升，时钟信号频率越来越高，信号完整性面临瓶颈。当DDR5数据速率达到6400MT/s及以上时，原本无需信号缓冲的UDIMM、SODIMM（主要用于台式机和笔记本电脑），也需要引入时钟驱动器（CKD），对内存模组的时钟信号进行缓冲和重新驱动，以提高信号完整性和可靠性。DDR5第一子代CKD芯片已于2024年开始在行业规模试用，支持速率可达7200MT/s，主流CPU厂商也发布了支持该产品的客户端CPU。目前，JEDEC已经制定了新一代CKD芯片（支持速率为9200MT/S）的标准，同时积极推动配备该CKD芯片的CUDIMM和CSODIMM标准的进程。 此外，JEDEC还制定了尺寸更加紧凑的CAMM和LPCAMM内存模组的相关标准，以满足笔记本电脑等设备的需求。其中CAMM内存模组采用DDR5DRAM颗粒，需配合CKD、SPD和PMIC芯片使用；而LPCAMM内存模组采用LPDDR5DRAM颗粒，需配合SPD和PMIC芯片使用。 目前，DDR5相关技术已日臻成熟，相关产品已实现规模商用。为了应对服务器和客户端等应用对高速、大容量、低功耗内存子系统的持续需求，JEDEC组织已经开始对DDR6内存互连技术进行技术讨论和标准制定。公司正深度参与相关技术标准的讨论和制定，并为DDR6内存接口芯片和相关模组配套芯片的研发做好准备。行业预计，DDR6内存模组有望在2029年前后开始规模商用。 ?PCIe互连技术 PCIe作为业界广泛采用的高速串行点对点互连标准，已成为CPU、GPU、FPGA和SSD等关键计算设备之间不可或缺的连接桥梁。PCI-SIG持续推动PCIe标准的演进，以满足不断增长的互连需求。 AI服务器的快速发展带动PCIeRetimer拓展至高速铜缆领域。高速铜缆主要用于数据中心内部服务器与交换机之间、交换机与交换机之间等短距离互联传输场景，铜缆方案不仅有助于提升数据传输速度和可靠性，还在散热效率、信号传输及成本方面有显著的优势。高速铜缆可以分为无源铜缆（DAC）、有源铜缆（ACC）与有源线缆（AEC）三大类，其中AEC通过在线缆两端加入Retimer芯片实现对信号的放大和再生，相比传统的无源直连铜缆DAC的传输距离更长，同时大幅优化了信号质量。据行业分析，AEC领域既有以太网Retimer，也有PCIeRetimer，目前的应用是以太网Retimer为主。相比以太网 Retimer，PCIeRetimer带宽相对较低，但时延相对较小，在推理服务器上可能具备一定优势。 PCIe6.0协议将数据传输速率提高了一倍，达到64GT/s，以支持人工智能和机器学习等计算密集型应用，同时保持了向后兼容性。行业预计PCIe6.0在GPU、SSD、CXL领域的应用将快速增长，并进一步扩展到以太网、工业智能化、无人驾驶汽车和物联网(IoT)等新兴领域。 2025年，PCI-SIG发布PCIe7.0规范最终版本，新规范将传输速率提升至128GT/s，其主要特点包括：1.通过x16配置可实现高达512GB/s的双向带宽；2.采用PAM4信号和基于Flit的编码技术；3.提高了能效比；4.保持向后兼容性。PCIe7.0标准为下一代AI、机器学习、800以太网、云计算和量子计算等数据驱动型应用提供了强大的支持。 ?CXL互连技术 CXL互连技术可以提升系统间各模块的数据交换效率，解决缓存一致性问题，显著改善多路CPU、CPU与加速器之间的通信能力，降低延迟，实现数据中心CPU和加速器芯片之间的超高速互连，从而提高数据密集型应用程序的性能。 作为当前数据中心领域重要标准之一，CXL互连技术其有望催生诸多创新应用，改变现有数据中心的基本架构，从而提升其运行效率并降低运行成本。CXL标准使用PCIe协议作为物理接口，增强了兼容性，通过三种基础协议（CXL.io、CXLcache和CXL.memory）支持具体应用。 在CXL1.1规范的初期，有三种应用模式：其一，调用CXL.io和CXLcache，可以使得一些内存不足的智能设备（比如智能网卡）与CPU内存进行交互；其二，调用 CXL.io、CXLcache和CXL.memory，可以实现CPU、GPU、ASIC和FPGA等设备间内存的共享，同时解决缓存一致性问题；其三，调用CXL.io和CXL.memory协议，可实现内存扩展及内存池化。 2023年11月，CXL联盟发布了CXL3.1规范。该规范对横向扩展CXL进行了结构优化，新增了可信执行环境功能，并改进了内存扩展器。CXL3.1的一项新功能是支持使用全局集成内存（GIM）通过CXL结构进行主机之间的通信，提升系统性能，通过CXL对内存访问直接点对点支持，提高GPU内存使用效率，有利于处理大规模数据集和AI工作负载。此外，CXL3.1还定义了基于端口的路由CXL交换机FabricManagerAPI，使结构管理器成为CXL生态系统的关键，同时，其可信安全协议（TSP）对云服务提供商的多租户虚拟机环境的安全性至关重要。随着CXL技术的发展，未来数据中心的计算节点和内存节点将实现更加快速、高效和灵活的互连。 2025年11月，CXL联盟推出了最新的CXL4.0规范。该规范在CXL3.x的基础上将传输速度翻倍，达到PCIe7.0的128GT/s；同时扩展了连接距离，能够最多支持4级Retimer芯片来显著增强信号传输，支持跨机架部署；通过引入捆绑端口的概念允许将多个物理CXL端口聚合成一个逻辑实体，提升总带宽。针对当前AI/HPC工作负载的极端带宽需求，跨机架远距离传输的痛点，以及不断提升的CXL内存RAS的要求，CXL4.0都提供了相应的解决方案，成为未来数据中心互连技术的重要选择之一。 3. 公司主要会计数据和财务指标 3.1 近3年的主要会计数据和财务指标 单位：元 币种：人民币
单位：元 币种：人民币
□适用 √不适用 4. 股东情况 4.1 普通股股东总数、表决权恢复的优先股股东总数和持有特别表决权股份的股东总数及前 10名股东情况 单位:股
 |